Wie der Arbeitsspeicher vergisst

KAPITEL 1Ein Bit ist ein Kondensator

Eine DRAM-Zelle besteht aus genau zwei Bauteilen: einem Kondensator, der die Ladung hält, und einem Transistor, der ihn mit der Bitleitung verbindet. Das ist der ganze Speicher. Geladen heißt Eins, leer heißt Null. Weil so wenig hineingehört, passen Milliarden Zellen auf einen Chip — ein 16-GB-Modul trägt über 137 Milliarden davon.

Der Preis dafür ist die Undichtigkeit. Sperrschichtströme im Transistor und Leckpfade im Substrat ziehen die Ladung ab, ganz ohne Zutun. Eine durchschnittliche Zelle hält ihren Inhalt bei Zimmertemperatur mehrere Sekunden. Das Problem sind aber nicht die durchschnittlichen Zellen, sondern die schlechtesten: Der Refresh-Takt des ganzen Moduls muss sich nach der schwächsten Zelle von hundert Milliarden richten.

Ein Refresh ist dabei nichts Besonderes: Die Zeile wird gelesen und sofort wieder zurückgeschrieben. Warum das genügt, steht im nächsten Kapitel — Lesen und Zurückschreiben sind im DRAM ohnehin derselbe Vorgang.

KAPITEL 2Lesen zerstört das Bit

Die Bitleitung, an der die Zelle hängt, ist verglichen mit der Zelle riesig: Hunderte Zellen teilen sie sich, ihre Kapazität ist ein Vielfaches. Öffnet der Transistor, verteilt sich die Ladung der Zelle über diese Leitung. Übrig bleibt eine Spannungsdifferenz von einigen Dutzend Millivolt. Das ist das gesamte Nutzsignal, aus dem der Chip eine Eins oder eine Null macht.

Diese Ladungsverteilung ist keine Kopie, sondern ein Umzug: Nach dem Lesen ist die Zelle leer. Der Leseverstärker — ein rückgekoppeltes Latch aus vier Transistoren — zieht die Differenz auf die vollen Pegel auseinander und schreibt die Zelle dabei automatisch wieder voll. Deshalb genügt zum Auffrischen tatsächlich „lesen und das Ergebnis wegwerfen".

KAPITEL 3Vom Bit zum Byte

Zellen liegen in einem Raster aus Zeilen und Spalten. Ein Zugriff läuft immer in derselben Reihenfolge ab. Zuerst wird die Zeile aktiviert und komplett in den Zeilenpuffer geladen, bei DDR4 ein bis zwei Kilobyte auf einmal. Erst danach greift der Controller die gewünschte Spalte ab. Soll eine andere Zeile derselben Bank gelesen werden, muss die alte erst zurückgeschrieben und die Bitleitungen neu vorgeladen werden.

Aus diesen drei Schritten entstehen die Zahlen auf dem Modulaufkleber. „CL22-22-22" bei DDR4-3200 heißt: 22 Takte für die Spalte, 22 für die Zeilenaktivierung, 22 fürs Vorladen — bei 1600 MHz sind das jeweils 13,75 ns. Ein Zugriff auf eine bereits offene Zeile kostet einmal diese Zeit. Ein Zugriff, der erst eine fremde Zeile schließen muss, kostet dreimal so viel.

KAPITEL 4Was von allein schiefgeht

Bis hierher war alles Absicht. Jetzt zu dem, was ungeplant passiert — und davon gibt es mehr, als die meisten vermuten.

Weiche Fehler

Ein Neutron aus der kosmischen Höhenstrahlung oder ein Alphateilchen aus einer Verunreinigung im Gehäusematerial schlägt im Silizium Ladungsträger frei. Trifft es die richtige Stelle, verschiebt es die Ladung einer Zelle über die Leseschwelle. Die Zelle selbst ist dabei nicht kaputt: Beim nächsten Schreiben stimmt sie wieder. Der Neutronenfluss wächst mit der Höhe — auf Meereshöhe sind es rund 13 Neutronen pro Quadratzentimeter und Stunde, auf 3000 Metern etwa das Zehnfache, auf Reiseflughöhe mehrere Hundertfache.

Harte Fehler

Eine Zelle, ein Leseverstärker oder eine Leitung ist dauerhaft defekt. Die große Feldstudie von Google über zweieinhalb Jahre und mehrere zehntausend Server fand, dass etwa ein Drittel der Maschinen pro Jahr mindestens einen korrigierbaren Fehler meldet — und dass sich die Fehler extrem ungleich verteilen: Wenige Module produzieren fast alle. Wiederholte Fehler an derselben Adresse waren das typische Muster. Das spricht für harte Defekte, nicht für Höhenstrahlung.

Zellen mit Gedächtnislücke

Manche Zellen wechseln ihre Haltezeit sprunghaft und ohne erkennbaren Auslöser, mal Sekunden, mal Millisekunden. Variable Retention Time heißt das Phänomen, und es ist der Grund, warum sich Retentionsfehler nicht einfach wegtesten lassen: Beim Test im Werk ist die Zelle unauffällig, im Betrieb Wochen später nicht mehr.

KAPITEL 5Was ECC rettet — und was nicht

Die klassische Antwort ist ein SECDED-Code: Single Error Correction, Double Error Detection. Zu jeweils 64 Datenbits kommen 8 Prüfbits, das Modul wird dadurch 72 Bit breit. Deshalb sitzen auf einem ECC-Riegel neun Chips statt acht.

Die Prüfbits sind so gewählt, dass jedes Datenbit in einer anderen Kombination von ihnen auftaucht. Beim Lesen werden sie neu berechnet und mit den gespeicherten verglichen. Das Ergebnis heißt Syndrom. Ist es null, ist alles in Ordnung. Ist es ungleich null, zeigt sein Wert direkt auf die Position des gekippten Bits — man muss nicht suchen, die Rechnung nennt die Stelle.

Bei zwei gekippten Bits reicht die Information zum Reparieren nicht mehr. Ein zusätzliches Paritätsbit über das ganze Wort verrät aber, dass es zwei waren, und der Rechner hält an, statt falsch weiterzurechnen. Bei drei gekippten Bits versagt auch das. Manchmal zeigt das Syndrom dann auf eine Position, die es im Codewort gar nicht gibt — wenigstens das fällt der Hardware auf. Häufiger sieht es aber schlicht aus wie ein Einzelfehler: Die Korrektur greift zu und kippt ein viertes, unschuldiges Bit. Danach ist das Datenwort falsch und niemand weiß es.

KAPITEL 6Rowhammer: wenn Lesen schreibt

Bleibt der gefährlichste Fall, und der ist kein Zufall, sondern eine Zugriffsfolge. Zellen liegen so dicht beieinander, dass das Aktivieren einer Zeile die Nachbarzeilen elektrisch stört. Jede einzelne Aktivierung zieht ein wenig Ladung aus den Nachbarn ab. Einmal ist das nichts. Zehntausendmal innerhalb eines Refresh-Fensters genügt, um Bits zu kippen — in Zeilen, die der Angreifer nie angefasst hat.

Die Zahlen sind unangenehm. Ein Refresh-Fenster dauert 64 ms, eine Aktivierung rund 47 ns. In ein Fenster passen also über eine Million Aktivierungen. Aktuelle DDR4-Chips kippen ihr erstes Bit nach einigen zehntausend — es braucht nicht einmal ein Prozent des Fensters. Zwei Zeilen abwechselnd zu hämmern halbiert den Aufwand noch einmal, weil das Opfer dazwischen von beiden Seiten gestört wird.

Gefährlich ist das, weil ein gekipptes Bit an der richtigen Stelle keine Datenkorruption ist, sondern eine Rechteausweitung. Project Zero führte 2015 vor, wie sich damit aus einem gewöhnlichen Nutzerprozess Kernel-Rechte holen lassen. Später kamen Angriffe über JavaScript im Browser, über das Netzwerk und aus virtuellen Maschinen heraus dazu. Fehlerkorrektur hilft nur bedingt: Wer gezielt zwei oder drei Bits im selben Wort kippt, kommt an SECDED vorbei.

Die Gegenmaßnahme in aktuellen Modulen heißt Target Row Refresh. Der Chip zählt mit, welche Zeilen auffällig oft aktiviert werden, und frischt deren Nachbarn vorzeitig auf. Der Haken ist die Größe der Zählertabelle: Wer mehr Zeilen gleichzeitig hämmert, als der Chip verfolgen kann, läuft daran vorbei. Genau das führte die TRRespass-Arbeit 2020 an dutzenden Modulen aller drei großen Hersteller vor. DDR5 antwortet darauf mit Refresh Management, bei dem der Speichercontroller Aktivierungen mitzählt und dem Chip Zeit zum Nachfrischen abverlangt — der Wettlauf ist damit nicht beendet, nur teurer geworden.

KAPITEL 7Was vom Arbeitsspeicher bleibt

Der Arbeitsspeicher ist kein Aktenschrank, sondern ein Eimer mit Loch, den jemand ununterbrochen nachfüllt. Fast alles, was ihn ausmacht, folgt daraus: Die Zugriffszeiten stehen im Datenblatt, weil Zeile öffnen, Spalte lesen und Zeile schließen physikalische Vorgänge sind. Fehlerkorrektur gibt es, weil einige Dutzend Millivolt Nutzsignal wenig sind. Und Rowhammer funktioniert, weil Zellen so eng liegen, dass Nachbarschaft zu einem Angriffsvektor wird.

Praktisch heißt das dreierlei. Speicherfehler sind kein Randphänomen, sondern messbar häufig. Ohne ECC bekommt niemand sie zu sehen. Und Code, der Speicher der Reihe nach durchläuft statt wild zu springen, ist nicht aus Stilgründen schneller, sondern weil er den Zeilenpuffer trifft.

Quellen und weiterführende Literatur